Verilog HDLを生成するための記述をpythonで行うことでFPGA回路の生成を楽にする為のライブラリーVeriloggenを使ってみたいと思います。 前回はWindows上に環境を作ったので、さっそくサンプルを動かしてみましょう。 veriloggen サンプルのダウンロード Spy…