2018-10-23から1日間の記事一覧
Verilog HDL を生成するための記述を python で行うことで FPGA 回路の生成を楽にする為のライブラリー Veriloggen を使ってみたいと思います。 前回は led.py を動かして、Always 文の変換を試してみました。今回はモジュールの組み立て方と Always につい…
Verilog HDL を生成するための記述を python で行うことで FPGA 回路の生成を楽にする為のライブラリー Veriloggen を使ってみたいと思います。 前回は led.py を動かして、Always 文の変換を試してみました。今回はモジュールの組み立て方と Always につい…